面面相觑，眼神里全是茫然。他们学的是传统芯片设计，课程里从来没有“从应用反推架构”这种思路。
陈平国院士站在那里，一动不动。他的胸膛起伏着，呼吸变得粗重起来。他的目光在黑板上的公式和许琛的脸上来回扫视，像是在反复确认眼前这个年轻人是不是真实存在的。
过了大约一分钟，他缓缓弯下腰，捡起地上那支红色记号笔。他拧开笔帽，走到黑板前，在许琛写的第五行字下面，用力画了一道横线。
“晶体管规模压缩到35%，有效算力提升2.8倍……”他喃喃自语，声音低得几乎听不见，“理论上，确实可行。ASIC的设计逻辑，就是为特定任务优化，摒弃所有冗余。但问题是——”
他转过身，看着许琛。老人的眼神变了，不再是刚才那种居高临下的审视，而是一种复杂的、带着探究的凝重。
“你要设计这套专用指令集，就必须彻底吃透‘烛龙’引擎的所有底层逻辑。每一个着色器的计算流程，每一个缓存预取算法，每一个并行调度策略。你确定你的团队能做到？”
“‘烛龙’引擎是我团队设计的。”许琛说，“每个字节的代码，我都清楚。”
陈平国院士盯着他看了五秒。然后，他走到那张堆满图纸的大桌子旁，把那些凌乱的纸张一把推到角落。他从旁边拉过一把椅子，用袖子擦了擦椅面的灰尘。
“坐。”他说，声音比刚才缓和了很多，“把你的思路，从头到尾讲一遍。每一个细节，包括你打算怎么绕过专利壁垒，怎么处理流片失败的风险，怎么构建从设计到制造的完整链条。”
许琛拉开椅子坐下。陈平国院士在他对面坐下，身体前倾，手肘撑在桌面上。那几个研究生也围了过来，有的拖过椅子，有的干脆蹲在地上，眼睛一眨不眨地看着许琛。
许琛开口了。他的声音不高，但语速很快，每一个词都清晰准确。他从“烛龙”引擎的图形渲染管线讲起，解释为什么通用GPU的指令集会造成算力浪费；他讲专用指令集的设计原则，如何用最少的指令覆盖最多的计算需求；他讲ASIC的设计流程，从RTL代码到综合布局，从流片测试到封装测试；他讲如何利用国内现有的成熟制程节点——比如十四纳米或二十八纳米——来做
本章未完，请点击下一页继续阅读！